

Japanese-English Technology Services

Dr. Warren Smith

27 Sandy Brook Dr. Durham, NH 03824 1.603.674.2227 Warren.Smith@Comcast.net

Serving the Global Technical and Legal Communities Since 1984

May 26, 2005

CERTIFICATION OF TRANSLATION

I, Dr. Warren Smith of JETS: Japanese-English Technology Services, 27 Sandy Brook Drive, Durham, NH 03824 hereby declare and certify:

 ${\rm I}$ am well acquainted with and knowledgeable regarding both the Japanese and English languages;

I am the translator of the attached English translation of Japanese Unexamined Patent Application Publication 8 59-121696, sent in the same e-mail with this certification on 26 May 2005 to Daniel Gaudet (Daniel, Gaudet (Whilmerhale, com).

To the best of my knowledge and belief, the attached English translation is a true, correct, accurate and complete translation.

I further declare and certify that all statements made herein of my own knowledge are true and that all statements made on information and belief are believed to be true; and further that these statements were made with the knowledge that willful false statements and the like so made are punishable by fine or imprisonment, or both, under 18 U.S.C. § 1001.

Pursuant to 28 U.S.C. § 1746, I declare and certify under penalty of perjury that the foregoing is 2006.

Date: May 26, 2005

Dr. Warren W. Smith

JETS: Japanese-English Technology Services

Durham, NH 03824

Warren.Smith@comcast.net 603-674-2227

003-6/4-222/

(19) Japan Patent Office (JP)

(11) Japanese Unexamined Patent Application Publication Number

(12) Japanese Unexamined Patent Application Publication (A) 7514-5F

S 59-121696

		Pp.memon r ubite		
(51) Int.	Cl.3	Identification codes	JPO file numbers	
G 11 C	17/00	101	6549-5B	
H 01 L	29/78		7514 SE	

(43) Publication date: 7/13/1984

Request for examination Not	yet requested Number of inventions 1 (Total of 3 pages			
NON-VOLATILE SEMICONDUCTOR MEMORY				
(21) Japanese Patent Application	\$ 57/227760			
(22) Date of Application	12/28/1982			
SUMIHARA, Hideki	Toshiba Company. Transistor Factory 1 Toshiba, Komukai, Saiwai-ku, Kawazaki City			
TWAHASHI, Hiroshi	Toshiba Company, Transistor Factory 1 Toshiba, Komukai, Saiwai-ku, Kawazaki City			
Toshiba Corporation	72 Horikawa-machi, Kawasaki City			
Patent attorney SUZUE, Takehiko	and 2 others			
	NON-VOLATILE SEMICONDUC (21) Japanese Patent Application (22) Date of Application SUMIHARA, Hideki IWAHASHI, Hiroshi Toshiba Corporation			

SPECIFICATION

1. TITLE OF THE INVENTION

Non-volatile Semiconductor Memory

2. SCOPE OF PATENT CLAIMS

A non-volatile semiconductor memory equipped with a non-volatile semiconductor memory cell, means for writing data to this memory cell, means for reading out the data that has been written using said means, means for performing writing until the threshold value of said memory cell corresponds to the inputted data to be stored, doing so through discriminating multiple bits of data in said memory cell by the threshold voltages thereof, and means for detecting the correspondence of said inputted data and memory cell threshold voltages to stop the writing.

3. DETAILED DESCRIPTION OF THE INVENTION

(Technical Field of the Invention)

The present invention relates to a non-volatile memory cell that has multiple bits of data in a single memory cell.

(Prior Art and Problem Solved by the Present Invention)

Conventionally in semiconductor memory, and, in particular, in read-only memory (ROM), methods wherein two bits worth of data are stored in a single cell through dividing the memory cell threshold voltage into four types, for example, have been proposed. This has the advantage of being able to cut in half the surface area required by cells through storing two bits worth of data in a single cell. There are four different combinations (0, 0; 1, 0; 0, 1; and 1, 1) for two bits worth of data, where the two bits worth of data is read by identifying which of these four data [is in the memory cell] based on the voltage of the data line when the memory cell is selected.

However, conventionally the memory cell threshold value control has been performed by changing the gate voltage or the drain voltage. Because of this, in this method it has been difficult to control the threshold voltage due to variability in the gate length in the cell, the variability of the thickness of the oxide layer in the cell, and the like, so that even when identical voltage conditions are used when writing there would still be variability in the threshold voltages, instead of having the same threshold voltages, causing decreased yields.

(Object of the Present Invention)

The present invention is the result of contemplation of the situation described above, and the object thereof is to provide a non-volatile semiconductor memory wherein control of the memory threshold values is easy in a nonvolatile memory wherein a weighting is applied to the threshold value of a single memory cell to store multiple bits worth of data.

(Summary of the Invention)

In order to achieve the object described above, in the present invention input data is established according to the magnitude of the threshold voltage that is to be set for a single memory cell, and the output for the multiple bits is fed back according to the threshold voltage that has been written in order to adjust the threshold value of the memory cell until the output for the multiple bits matches the multiple bits of the input data.

(Example Embodiment of the Present Invention)

An example of an embodiment according to the present invention will be explained below, referencing the figures. In Fig. 1, 1 is an AND gate to which the write input data Din0 and Din1 are provided, 2 is a NOR gate wherein the transistor 3 is controlled to provide a high voltage Vp (approximately 20 V) to a point "a." 4 is a flip-flop. 5 is an inverter. 6 is a NAND gate. 7 and 8 are comparators that compare the aforementioned input data to the output data that will be described below. 9 is a transistor for selecting the column. 10 is a memory cell wherein the threshold voltage is changed through the injection of electrons through writing. 11 and 12 are transistors for blocking erroneous writing when data is read by dropping the drain voltage of the memory cell 10. 13 is a transistor for a load. 14 through 16 are sensor amplifiers, with reference voltages C1 to C3 (where C1 > C2 > C3), and which input the voltage from point "a" through the transistor 12. 17 is a change circuit that receives the outputs D1 through D3 of the sensor amplifiers to produce the outputs Dout0 and Dout1 generated based thereon, where the outputs Dout0 and Dout1 are fed back to the comparators 7 and 8.

In Fig. 1, the part 18 that is surrounded by the single dotted line is a circuit wherein one of the four combinations of two-bit outputs Dout0 and Dout1, such as shown in Table 1, below, is produced through comparing

the voltage at point "b", which changes depending on the threshold voltage of the memory cell, to the three reference voltage levels C1, C2, and C3.

Table 1

Output	D1	D2	D3	Dout0	Dout1
Voltage at "b"					
B <c3< td=""><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td></c3<>	0	0	0	1	1
C2>b>C3	0	0	1	1	0
C1>b>C2	0	1	1	0	1
b>C1	1	1	1	0	0

Moreover, in Fig. 1, writing will be performed if either Din0 or Din1, or both, is "0" while in the Din0="1" and Din[1]="1" unwritten state. However, if, when the values of the input data Din0 and Din1 arc in the write state, the signal PGM in Fig. 2 is "0" ("L"), then the reset signal Reset goes to "1" ("H"), and the signal S goes to "0". At this time, if the signal Write is "0", then the transistor 3 will be in an ON state, and the writing (programming) will be performed. Next, when the signal Read goes to "1" (the readout state), the output of the NOR gate 2 will go to "0" with the signal Write being "1", and thus writing will not be performed. In this readout state, a voltage according to the aforementioned writing will be produced at point "b", and thus the values at the outputs D1, D2, and D3 will be determined according to the value thereof [(i.e, according to the voltage at point "b")], determining also the outputs Dout0 and Dout1. This value is [SIC - "These values are"] fed back, and compared to the inputted data Din0 and Din1 in the comparators 7 and 8. If both inputs are matched in said comparators, then the signal S, at the time of the readout, goes to "1", and the writing is terminated, after which the signal Write goes to "0", and writing is not performed. On the other hand, if each of the inputs do not match in [either of] the comparators 7 or 8, then the signal S will remain "0", and next time the signal Write is "0", the transistor 3 will be ON, writing will be performed, and the data that results from the writing will be fed back and compared to the inputs in both of the comparators 7 and 8. Moreover, if both of these inputs match, then the writing is stopped, but if there is no match, then writing is performed, using the same process as described above, until they match.

By writing only a few times each and reading out successively, in this way, this makes it easy to control the threshold value of the memory cell.

Note that the present invention is not limited to only the example of an embodiment described above, but rather a variety of applications are possible. For example, in the present example of an embodiment, the threshold voltages of the memory cell are divided into four types to store two bits worth of data in a single memory cell but if, for example, the threshold voltages were divided into eight types, it would be possible to store three bits worth of data in a single memory cell. Moreover, although in the example of an embodiment output [SIC] two bits worth of data is stored in a single memory cell, two addresses worth of data may be stored in a single memory cell.

14-16: Sensor amps

(Effects of the Present Invention)

Given the present invention, as described above, it is possible to provide non-volatile semiconductor memory cells with improved yields because it is possible to set with excellent control one of a plurality of threshold voltages by writing to the memory cell and then sequentially monitoring by reading out, using write signals and read signals in a non-volatile memory cell wherein the surface area occupied by the memory cell is reduced by storing multiple bits of data by weighting the threshold value in a single memory cell.


4. BRIEF DESCRIPTION OF THE DRAWINGS

Fig. 1 is a structural drawing on one example of an embodiment according to the present invention. Fig. 2 is a timing flow chart showing the operation of this structure.

1, 6:	AND gates	6:	NAND gate
2:	NOR gate	7, 8:	Comparators
3, 9-13	: Transistors	14-16:	Sensor amos

Flip-flop 17: Change circuit

Representative of Applicant: SUSUZE, Takihiko



Record of Amendment as Stipulated in Part 2 of Article 17 of the Japan Patent Law

Recorded as follows as there has been an amendment as stipulated in Part 2 of Article 17 of the Japan Patent Law to Japanese Patent Application S 57-227760 (Unexamined Patent Application Publication S 59-121696, dated 7/13/1984, and recorded in Japanese Published Patent Gazette 59-1217). 6 (4)

Int. Cl. 4	Identification Code	JPO File Number
G11C 17/00	309	A- 7341-58
H01L 27/10	434	8624-5F
29/78	371	7514-5F

Issued on 12/6/1989

Procedural Amendment

6/12/1998

To: Director General of the Patent Office, YOSHIDA, [ILLEGIBLE]

Indicator of Case:

Japanese Patent Application S 57-227760

Name of the Invention
 Non-volatile Semiconductor Memory

3. Amended by:

Relationship to the Case: Patent Applicant
(307) Toshiba corporation

4. Representative:

(S847) SUZUE, Takehiko 3-7-2 Kasumigaseki, Chiyoda-ku, Tokyo Postal Code: 100, 03 (502) 3181 (Main Switchboard) [OFFICIAL STAMP]

- 5. Self-initiated Amendment
- Subject of the Amendment: Specification
- Number of Claims Increased by the Amendment: 2 [STAMPED BY THE JAPANESE PATENT OFFICE ON 6/12/2001]
- 8. Details of Amendment

- (1) Amend the Scope of Patent Claims as Attached.
- (2) Following the last word in the sentence on line 13 of block 7 of the Specification [TRANSLATOR'S NOTE: IMMEDIATELY BEFORE "THE EFFECTS OF THE INVENTION"], add the following:

"Moreover, the present invention can also be applied in a case whercin a single bit's worth of data is stored in a single memory cell, as is conventional. In the present invention, the reading and writing of data is performed sequentially, and at this time, a check is made as to whether or not data has been written to the memory cell. Because the application of this type of function, even to a conventional memory cell, makes it possible to stop writing after it has been detected that the data has been written, the need for excessive writing, which has a negative effect on the write time, is eliminated, and the write time is shortened. In other words, conventionally, the writing operation was performed only over a specific time interval. There is variability in the write characteristics in each memory cell, or in order to cover the variability in write characteristics in memory cells, due to the manufacturing equipment, the write time interval was established with an adequate margin, which was a time that was too long for those memory cells with excellent write characteristics. Given the present invention, the most appropriate write time will be used in each memory cell, and thus it is possible to shorten the write time substantially when compared to the conventional technology."

2. Scope of Patent Claims

- (1) A non-volatile semiconductor memory comprising a non-volatile semiconductor memory cell, means for writing data to this memory cell, means for reading the data that is stored in said memory cell, means for detecting whether or not the data has been written to said memory cell, using this data that has been read out, and means that prevents writing of data to said memory cell.
- (2) A non-volatile semiconductor memory comprising a non-volatile semiconductor memory cell, means for writing data to this memory cell, means for reading the data that is stored in said memory cell, means for detecting whether or not the data has been written to said memory cell, and means that prevents the repeated operations of writing said data and reading said data according to the detection results, where at least one repeat is made of writing said data and reading said data.
- (3) A non-volatile semiconductor memory comprising a non-volatile semiconductor memory cell, means for writing data to said memory cell, means for reading data from said memory cell, means for performing writing, until the threshold voltage of said memory cell corresponds to the input data that has been stored, through segmenting the multiple bits of data in said memory cell using the threshold voltage, and means for detecting the correspondence of the threshold voltage of the memory cell to said inputted data in order to stop writing.

Representative of Applicant: SUZUE, Takehiko, Patent Attorney

(B) 日本国特許庁 (JP)

①特許出願公開

@公開特許公報(A)

昭59--121696

⑤Int. Cl.³
 G 11 C 17/00
 H 01 L 29/78

識別記号 101 庁内整理番号 6549--5B 7514--5F ❸公開 昭和59年(1984)7月13日

発明の数 1 審査請求 未請求

(全 3 頁)

②不揮発性半導体メモリ

②特 解 ②出 離

顧 昭57—227760

②出 額 昭57(1982)12月28日②発明者住原英樹

完 明 省 往原央権

川崎市幸区小向東芝町1番地東 京芝浦電気株式会社トランジス タ工場内 ②発明 者岩橋弘

川崎市幸区小向東芝町1番地東 京芝浦電気株式会社トランジス

タエ場内

①出 類 人 東京芝浦電気株式会社 川崎市幸区堀川町72番地

優代 理 人 弁理士 鈴江武彦 外2名

1.発明の名称

不揮発性半導体メモリ 2.特許請求の範囲

作用部状の範囲

8. 発明の詳細な説明

[発明の技術分野]

本発明は1メモリセルに複数ピット分のデータを有する不揮発性メモリセルに関する。

[発明の技術的背景とその問題点〕

從来、半導体メモリ特にRO.M(Best Only

Memory)においては、例えばノモリモルのし きい機能圧を4 種に区別するととにより、1 セ 人に2ピット分のデータを配性する方式のもの が機器されている。これは、1 セルに2ピット 分のデータを配性することにより、セルの占有 面積を単分にできるという利点がある。2ピット 分のデータは"0"、"0"、"1"、"0"、"1"、"1"、"1"の4つの級み合わせがあるが、 これをそのしきい値変圧に対応させ、そのメモ リセルが遅れまれた時のデータ級の電位により、 4つのデータのどれかを区別し、2ピット分の データを装め出すものである。

しかしながら世来、メモリセルのし合い値で ントロールは、ゲート概任やドレイン型任ビを 表るととによりなされていた。とのためとのび 法では、セルのゲート美ひばらつきとか彼化 の観頭のばらつきなどから、しきい値電圧を メトロールすることが難しく、周一の電圧条件 で書き込みを行なつても、しきい値電圧は同一 にはならずほばらついてしまい、参留低下の成 因となるものである。

[発明の目的]

本発明は上記実情に概みてなされたもので、 1つのメモリーセルのしまい場に置みをつけ、 複数ビット分のデータを配保する不発発性メモ リにおいて、メモリーセルのしまい場のコント ロールを容易にできる不復発性半導体メモリを 提供しようとするものである。

[発明の概要]

本無明は上記目的を確成するために、1 ノモ リセルの設定すべきしきい値電圧の大きさに応 で入力データを設定し、書き込まれたしまい 値電圧に応じた複数ピットの出力をフィードバ ククして、出力の複数ピットと入力データの複 数ピットが互に一致するまでメモリセルのしき い値を変化させるようにしたものである。 「発酵の変化させる」

以下図面を参照して本発明の一実施例を説明 する。第1図において1は普色込み入力データ Diso, Dis1が供給されるアンド回路、2は

1 表がような 2 ビットの出力 Dout 0, Dout 1の 4種の組み合わせの1つを出す網路である。

	76	1	表		
出力	D,	Dz	D,	Doute	D out!
b <c.< td=""><td>0</td><td>0</td><td>0</td><td>1</td><td>1</td></c.<>	0	0	0	1	1
C, >b>C.	0	0	1	1	0
C, >b>C,	0	1	1	0	1
b > C,	1	1	1	0	0

トランジスタ3を制御して必能圧 Vp (約2 OV) を。点に供給するノア回路、ィはフリップフロ ップ、・6 はインパータ、 6 はナンド回路、 7 , 8 は前記入力デーメと後述の出力データを比較 する比較器、9はカラム選択用トランジスタ、 10は書き込みにより電子が往入されしきい値 観圧が変わるメモリセル、11,12はメモリ セル10のドレイン電圧を下げてデータ読み出 し時の誤者き込みを筋止するトランジスタ、 13 は負荷用トランシスタ、14~16は長準電圧 $C_1 \sim C_s$ ($C_1 > C_2 > C_3$) $\geq 1 \neq 2 \neq 2 \neq 3$ メ」3を介した。点電圧を入力とするセンスア ンプ、11はセンスアンプ出力D;~D,を入 力としこれをもとに作成した出力 Douta。Douti を導出する変換回路で、出力 Douto と Dout 2 は 比較器でとまれフィードパックされている。

第1 図において一点競雑で聞われた部分 1 8 は、メモリセルのしまい値電圧によって変化する b 点の電位を C 1 , C 2 , C 3 なる 3 つの 基準電圧レベルと比較するととにより、下鉛の終

wfiteは "1" で "0" となり、善き込みは行なわ れない。との読み出し状態では、b点に前記者 き込みに応じた発圧が出ているので、その値に 応じて出力 D. , D. , D. の値がきまり、出 力 Dout θ , Dout J もきまる。 この値をフィー ドバックして比較器で、&で入力データDino、 Dialと比較してみる。底比較器で両入力が一致 していれば、波み出し時に信号 8 が *I* となつ て書き込みが中止になり、その後信号willeが "0" になつても巻き込みは行をわれない。一方、 比较器?,8でそれぞれ個入力が一致してなけ れば、信号8は"O"のまって次の信号writeが *0* の時にトラングスタミをオン状態にして群 き込みを行ない、との暫き込み結果のデータを フィードバックして比較器フ,8でそれぞれ両 入力を比較する。そしてとれら両入力が一故し ていれば書き込みを中止し、一致していたけれ は上記同様の過程で一数するまで書き込みが行

とのようにわずかずつ皆き込みを行ない、順

特徵昭59-121696(3)

次続み出すことにより、メモリセルのしきい値 のコントロールが容易に行なえるようにしたも のである。

をお本発列は上紀実施例のみに設定されるものではなく、様々の応用が可能である。例えば 実施例では、メモリセルのしきい健電圧を4歳の プータを配復したが、例えばしきい健電圧を4歳の サータを配復したが、例えばしきい健電圧を8億に区別すれば、1ノモリモルに3ピット分の プータを配復できる。また実施例では出力2ピット分を1つのメモルに記載するようにしたが、2つのアドレス分のデータを1つのメモレルに根域するようにしてもよい。


(発明の効果)
以上説明した如く本条時によれば、1つの /
せりセルのしきい値に置めをつけ、複数ピット
分のデータを記憶してノモリセルの占有面積を 結小化丁る不停発性ノモリにおいて、書き込み 信号と底み出し信号により、ノモリセルへのは き込み重を順次読み出してモニタし、複数値の さ込み重を順次読み出してモニタし、複数値の しきい値のうちのどれか1つに制御性よく設定できるため、参留が向上した不振発性半導体メモリが提供できるものである。

4 図面の簡単な説明

第1図は本発明の一変施例の構成図、第2図 は関構成の動作を示すタイミングテャートであ

I,6 … アンド回路、2 … ノア回路、2,9 ~ 1 3 … トランジスタ、4 … フリップフロップ 6 … ナンド回路、7,8 … 比較器、1 4 ~ 1 6 … センスアンプ、17 … 逆食回路。

出航人代理人 弁理士 総 江 武 彦



特許法第17条の2の規定による補正の掲載

昭和 57 年特許願第 227760 号(特別昭 59-121696 号, 昭和 59 年 7 月 13 日 発行 公開特許公報 59-1217 号掲載) につ いては特許法第17条の2の規定による補正があったので下記のとおり掲載する。

Int	ŧ. c	1. '	識別記号	庁内整理番号
		17/60 27/10 29/78	309 434 371	A-7341-58 8624-5F 7514-5F

平成 1.12.-6 発行

特許庁長官 吉 印 文 較 股

1. 単件のお示

特斯昭57-227760号

2. 免明の名称

不揮発性半導体メモリ

3. 補正をするむ

事件との関係 特許出職人

(307) 梓式会社

4. 代 型 人

東京都千代田区霞が関3丁目7番2号

〒 100 電話 03 (502) 3181 (大代表)

5. 自免特正

6. 精正の知象

7. 補正により増加する発明の数

B. * * F の内型 (1) 特許請求の範囲を別紙の通り訂正する。 明期書第7頁第13行目に記載の「するよ

うにしてもよい。」のあとに「さらに、従来の疑 に、一つのメモリセルに1ビット分のデータを記 他する場合にも本発明は適用できる。本発明にお いては、データの書き込みと読み出しを脳次行な

い、そのつど、メモリセルへデータが書き込まれ たかどうかを検知するようにしている。従来のメ モリセルにおいても、このような機能を設ければ、 テータが書き込まれたことが検知された後音を込

みを停止できるので、書き込み時間が最適化され 余分な書き込み時間が必要なくなり、書き込み時 間が短縮される。すなわち、従来は、所定の時間

極だけ書き込み動作を行なっている。各メモリセ ルにおいて、書き込み特性がばらついたり、ある いは製造装置によるロット間のメモリセルの書き

込み特性のばらつきを保証するため、十分マージ ンのある書き込み時間幅を設定しており、書き込

み特性の良いメモリセルに対しては長すぎる時間

った。本意明によれば、各メモリセル毎に、 「の書き込み時間となるため、従来より、はる かに書き込み時間を短縮することが出来る。」を

2. 特許請求の範囲

① 不限急性率等はメモリセルと、このノモリ セルビアークを書き込む年限と、同紀メモリセル に記載されているデータを読み出す手段と、この 終み出されたデークにより頭記メモリセルにデー クが書き込まれたかどうかを検知する手段と、記 足ノモリセルへのデータ書き込み動作を行なわな いようにする手段とを具備したことを特徴とする 不限患性半線はメモリ。

② 不得免性事事体/モリセルと、このノモリセルにデータを着き込む手段と、間至ノモリセルにデータを着き込む手段と、間至ノモリセルのはなった。この表か出されたアータにより間段メモリセルにデータが着き込まれたかどうかを検知する手段と、間程テータの書き込みとデータの表が出しない。同程データの書き込みとデータの表が出しない。日本アータの書き込みとデータの表が出しない。上のにアータの書き込みとデータの表が出しない。上のにアータの書き込みとデータの表が出しない。このにアータの書き込みとで、アータの表が出しない。このにアータの書きとではないようにする手段とを異したことを特別とする不容を性を導体メモリ。

手成 1.12.~6 発行
セルにアークをおき込む手段と、 前年段で書ると
まれたアークをおみ出す表と、 前年段で書ると
世世故じゃトのテークをそのしまい 植物圧で区別
することにより記憶させ入力データと前記メモリ
セルのしまい 組織圧が制成するまで書き込みを行
なう手段と、 同記入力データとメモリセルのしま
い復場圧が制成するのを検出し書き込みを停止す
を手段とを見頭したことを特徴とする不振発性学
等体メモリ。

出版人代理人 弁理士 鈴 江武 彦